PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-007046

(43) Date of publication of application: 12.01.1999

(51)Int.CI.

G02F 1/136 G₀₂F 1/1343

(21)Application number: 09-158989

(71)Applicant: SHARP CORP

(22)Date of filing:

16.06.1997

(72)Inventor: AMANO TORU


FUJII SHINICHI

TAJIMA YOSHIMITSU

(54) LIQUID CRYSTAL DISPLAY DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To prevent a defect of display by lightening the load placed on a switching element when adjacent pixel electrodes short-circuit. SOLUTION: Divided pixel electrodes 19 and 19b and the drain electrode of a TFT(thin film transistor) 2 are connected by a connection electrode 9. If a short circuit is caused at a part A between adjacent pixel electrodes, a branch 9A of the connection electrode 9 which connects the short-circuiting divide pixel electrode 19a and the drain electrode of the TFT 2 is cut at a part A'. Consequently, source signals are prevented from being mixed. At this time, a branch 9B of the connection electrode 9 connecting the divided pixel electrode 19b which does not short-circuit and the drain electrode of the TFT 2 is left. Consequently, the load placed on one TFT is reduced.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right].

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-7046

(43)公開日 平成11年(1999)1月12日

(51) Int.Cl.6

識別記号

G02F 1/136

1/1343

500

FΙ

G02F 1/136

500

1/1343

審査請求 未請求 請求項の数2 OL (全 7 頁)


(21)出願番号	特願平9-158989	(71) 出願人	000005049	
			シャープ株式会社	
(22) 出顧日	平成9年(1997)6月16日		大阪府大阪市阿倍野区長池町22番22号	
		(72)発明者	天野 徹	
			大阪府大阪市阿倍野区長池町22番22号	シ
			ャープ株式会社内	
		(72)発明者	藤井 真一	
			大阪府大阪市阿倍野区長池町22番22号	シ
			ャープ株式会社内	
		(72)発明者	田島 養光	
		,	大阪府大阪市阿倍野区長池町22番22号	シ
			ャープ株式会社内	•
		(7A) (PRE)	弁理士 山本 秀策	
		(14) (44)	八位工 四个 万水	

(54) 【発明の名称】 液晶表示装置

(57)【要約】

【課題】 隣接する画素電極間に短絡が生じた場合に、 スイッチング素子にかかる負荷を減らして表示上の欠陥 を防ぐ。

【解決手段】 分割画素電極19a、19bとTFT2 のドレイン電極とが接続電極9により接続されている。 隣接する画素電極間にAの部分で短絡が生じた場合、短 絡している分割画素電極19aとTFT2のドレイン電 極とを接続する接続電極9の枝9AをA、部分で切断す る。これにより、複数のソース信号が混ざり合うのが防 止される。とのとき、短絡していない分割画素電極19 bとTFT2のドレイン電極とを接続する接続電極9の 枝9Bは残しておく。これにより、1つのTFTにかか る負荷が軽減される。



1

【特許請求の範囲】

【請求項1】 マトリクス状に形成されたスイッチング 素子を制御するゲート信号を供給するゲート信号線と、 該スイッチング素子にデータ信号を供給するソース信号 線とが、それぞれ交差するように形成され、

該スイッチング素子、該ゲート信号線および該ソース信 号線を覆って形成された層間絶縁膜の上に、各画素毎の 画素電極が複数に分割されて形成され、

更に、各画素を構成する複数の分割画素電極の一つずつ が、該スイッチング素子のドレイン電極と各々接続され 10 る。 たそれぞれ別体の透明導電膜からなる接続電極、また は、該ドレイン電極と接続した側とは反対側を分岐した 構成の透明導電膜からなる接続電極と、該層間絶縁膜を 貫くコンタクトホールを介して電気的に接続されている 液晶表示装置。

【請求項2】 各画素を構成する複数の分割画素電極の 間を覆って蓄積容量配線が形成されている請求項1に記 載の液晶表示装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、コンピュータやO A機器の表示部などに用いられる液晶表示装置に関す る。

[0002]

【従来の技術】上述の液晶表示装置として、図3に示す 等価回路からなるアクティブマトリクス基板を用いたも のが知られている。このアクティブマトリクス基板は、 スイッチング素子として薄膜トランジスタ(以下TFT と略称する)を用いた構成の一例を示す。

【0003】 ここでは、マトリクス状にTFT2 および 30 画素容量1が形成されている。TFT2のゲート電極は ゲート信号線3に接続され、ゲート信号線3にて送られ る信号によってTFT2がオンオフ駆動される。TFT 2のソース電極はソース信号線5に接続され、ソース信 号線5を送られるビデオ信号が入力される。TFT2の ドレイン電極には画素電極および画素容量1の一方の端 子が接続されている。各画素容量1のもう一方の端子は 蓄積容量配線4に接続されており、かかる構成のアクテ ィブマトリクス基板を用いて液晶表示装置を構成した場 合には、対向基板上に設けられた対向電極と接続され る。

【0004】図4は、具体的なアクティブマトリクス基 板の一例の平面構造を示し、図5(a)は図4のC-C^{*} 線におけるTFTの断面構造を、図5(b)は図4 のD-D'線における接続部の断面構造を各々示す。

【0005】このアクティブマトリクス基板は、透明絶 縁性基板11上に、ゲート電極12を一部に有するゲー ト信号線3が複数並設され、その上にゲート絶縁贖13 が形成されている。このゲート絶縁膜13のTFT部分 の上には、半導体層14、チャンネル保護層15、並び 50 かかる負荷が大きくなるため、プロセスパラメータの変

に、n⁺-Si層からなるソース電極16aおよびドレ イン電極16bがこの順に形成されている。その上に は、透明導電膜9aと金属層17aとの2層からなるソ ース信号線5が形成され、その一部がTFTのソース電 極となっている。とのソース信号線5は、前記ゲート信 号線3と交差して、たとえば直交して設けられている。 前記ドレイン電極16bには、透明導電膜からなる接続 電極9bが接続されており、接続電極9bとドレイン電

極16 b との接続部には金属層17 b が形成されてい

【0006】また、隣合うゲート信号線3の間には、ゲ ート信号線3と平行な状態で蓄積容量配線4が形成され ている。この蓄積容量配線4の厚み方向位置は、基板1 1とゲート絶縁膜13との間である。また、この蓄積容 量配線4の上には、前記ゲート絶縁膜13が形成されて いる。

【0007】以上の状態の基板上に、基板のほぼ全面に わたって透明度の高い有機薄膜からなる層間絶縁膜18 が形成されている。その層間絶縁膜18の蓄積容量配線 20 4が形成されている部分には、層間絶縁膜18を貫通し てコンタクトホール7が形成されている。層間絶縁膜1 8の上には、透明導電膜からなる画素電極19が形成さ れており、その画素電極19は、ドレイン電極16bと 接続されている接続電極9 bに、前記コンタクトホール 7を介して接続されている。

【0008】とのように構成されたアクティブマトリク ス基板においては、ゲート信号線3やソース信号線5 と、画素電極19との間に、層間絶縁膜18が存在する ため、画素電極19の周縁部をゲート信号線3およびソ ース信号線5に重畳させて設けることが可能であり、各 画素電極19はゲート信号線3やソース信号線5を挟ま ずに隣接することになる。

[0009]

【発明が解決しようとする課題】しかしながら、上述の 従来の液晶表示装置のように各画素電極19がゲート信 号線3やソース信号線5を挟まずに隣接している場合、 隣接する画素電極19間に短絡が生じると、各画素電極 19に入力されたソース信号が混ざり合って表示上の欠 陥が生じるという問題があった。

【0010】特に、ゲート信号線3毎に対応する画素の 40 表示信号の極性を反転させる駆動方法を用いた場合、ソ ース信号線5に沿って隣接する画素電極19には極性が 反転したソース信号が印加されるので、その両画素電極 の間が短絡すると各画素電極が中間電位となって、表示 上欠陥が発生する。

【0011】また、この欠陥を修正すべく、短絡する両 画素電極の一方の接続電極9bを切断すると、他方の画 素電極19に設けられているTFT2で2つの画素電極 19を駆動することになる。よって、1つのTFT2に

動、例えばし(長さ)/W(幅)寸法のばらつきや半導 体層14を構成するa (アモルファス) - Siの膜質や 膜厚等により画素が充電不足となって、表示上の欠陥と して残ってしまうという問題があった。

【0012】本発明は、このような従来技術の課題を解 決すべくなされたものであり、隣接する画素電極間に短 絡が生じた場合に、スイッチング素子にかかる負荷を減 らして表示上の欠陥を防ぐことができる液晶表示装置を 提供することを目的とする。

[0013]

【課題を解決するための手段】本発明の液晶表示装置 は、マトリクス状に形成されたスイッチング素子を制御 するゲート信号を供給するゲート信号線と、該スイッチ ング素子にデータ信号を供給するソース信号線とが、そ れぞれ交差するように形成され、該スイッチング素子、 該ゲート信号線および該ソース信号線を覆って形成され た層間絶縁膜の上に、各画素毎の画素電極が複数に分割 されて形成され、更に、各画素を構成する複数の分割画 素電極の一つずつが、該スイッチング素子のドレイン電 接続電極、または、該ドレイン電極と接続した側とは反 対側を分岐した構成の透明導電膜からなる接続電極と、 該層間絶縁膜を貫くコンタクトホールを介して電気的に 接続され、そのことにより上記目的が達成される。

【0014】本発明の液晶表示装置において、各画素を 構成する複数の分割画素電極の間を覆って蓄積容量配線 が形成されている構成とすることができる。

【0015】以下、本発明の作用について説明する。

【0016】本発明にあっては、各画素を構成する複数 の分割画素電極の各々が、スイッチング素子のドレイン 電極と接続された接続電極に接続してある。この接続電 極は、スイッチング素子のドレイン電極と各々接続され たそれぞれ別体のもの、または、該ドレイン電極と接続 した側とは反対側を分岐した構成のものである。

【0017】この場合において、隣接する画素間におけ る画素電極同士の短絡が生じた場合には、一方の画素に おいて短絡の生じている分割画素電極とスイッチング素 子のドレイン電極との接続を解除する。その解除は、た とえば別体の接続電極では該当するものを切断すればよ く、また、分岐構造の接続電極では分岐している部分の 40 うち該当する枝部分を切断すればよい。これにより、ス イッチング素子のドレイン電極との接続が解除された分 割画素電極は、他方の画素のスイッチング素子にて駆動 されることとなり、ソース信号が混ざり合うのが防止さ れる。

【0018】また、前記一方の画素電極において短絡が ない方の分割画素電極とスイッチング素子のドレイン電 極との接続はそのままにしておく。これにより、その分 割画素電極は、一方の画素におけるスイッチング素子に グ素子にかかる負荷が軽減される。

【0019】また、各画素を構成する複数の分割画素電 極の間を覆って蓄積容量配線を形成すると、各画素を構 成する分割画素電極同士の間が蓄積容量配線にて遮光さ れることとなる。

[0020]

【発明の実施の形態】以下、本発明の実施形態につい て、図面を参照しながら説明する。

【0021】図1は本実施形態の液晶表示装置における 10 1画素分の平面構成を示す図であり、図2(a)は図1 のE-E'線におけるTFT部分の断面図、図2(b) は図1のF-F'線における接続部の断面図である。な お、これらの図においてはアクティブマトリクス基板の みを示してあり、対向基板および液晶層は省略して示し

【0022】このアクティブマトリクス基板は、透明絶 縁性基板11上に、ゲート電極12を一部に有するゲー ト信号線3が複数並設され、その上にゲート絶縁膜13 が形成されている。このゲート絶縁膜13のTFT2部 極と各々接続されたそれぞれ別体の透明導電膜からなる 20 分の上には、半導体層14、チャンネル保護層15、並 びに、n⁺-Si層からなるソース電極16aおよびド レイン電極16bがとの順に形成されている。その上に は、透明導電膜9aと金属層17aとの2層からなるソ ース信号線5が形成され、その一部がTFT2のソース 電極16aとなっている。このソース信号線5は、前記 ゲート信号線3と交差して、たとえば直交して設けられ ている。前記ドレイン電極16bには、透明導電膜から なる接続電極9が接続されており、接続電極9とドレイ ン電極16 bとの接続部には金属層17 bが形成されて 30 いる。前記接続電極9は、図1に示すように、TFT2 のドレイン電極と電気的に接続している側は共通にし、 これとは反対側は複数に、この例では2つに分岐した枝 9A、9Bを有する構造となっている。

> 【0023】また、隣合うゲート信号線3の間には、ゲ ート信号線3と平行な状態で蓄積容量配線4が形成され ている。この蓄積容量配線4の厚み方向位置は、基板1 1とゲート絶縁膜13との間である。また、この蓄積容 置配線4の上には、前記ゲート絶縁膜13が形成されて

【0024】以上の状態の基板上に、基板のほぼ全面に わたって透明度の高い有機薄膜からなる層間絶縁膜18 が形成されている。その層間絶縁膜18の蓄積容量配線 4が形成されている部分には、層間絶縁膜18を貫通し てコンタクトホール7a、7bが形成されている。層間 絶縁膜18の上には、各画素毎に、透明導電膜からなる 2つの分割画素電極19a、19bが形成されている。 一方の分割画素電極19aは、前述した分岐構造の接続 電極9の一方の枝9Aの端部(広幅部分)に、前記コン タクトホール7aを介して接続されている。他方の分割 て駆動される。よって、他方の画素におけるスイッチン 50 画素電極19bは、前述した分岐構造の接続電極9の他 方の枝9 Bの端部(広幅部分)に、前記コンタクトホー ル7bを介して接続されている。

【0025】との液晶表示装置は、例えば以下のように して作製される。

【0026】まず、アクティブマトリクス基板の作製工 程を述べる。透明絶縁性基板11上に、ゲート電極12 およびゲート信号線3、蓄積容量配線4、ゲート絶縁膜 13、半導体層14、チャンネル保護層15、および、 ソース電極16aとドレイン電極16bとなるn+-S i 層を順に形成した。

【0027】次に、透明導電膜9a、接続電極9となる ITO膜および金属層17a、17bとなる層を順にス パッタ法によって形成してパターンニングする。これに より、透明導電膜9 a と金属層17 a とからなるソース 信号線5、接続電極9および金属層17bを形成する。 本実施形態においては、ソース信号線5を構成する層 を、金属層17aと透明導電膜9aとの2層構造として あるので、仮にソース信号線5を構成する金属層17a の一部に膜の欠損があったとしても、透明導電膜9aに よって電気的に接続されるため、ソース信号線5の断線 20 を少なくすることが出来るという利点がある。また、接 続電極9が透明導電膜からなるので、画素の開口率を高 くすることができる。

【0028】次に、層間絶縁膜18を形成し、層間絶縁 膜18を貫通するコンタクトホール7a、7bを形成し た。本実施形態においては、層間絶縁膜18として感光 性のアクリル樹脂をスピン塗布法により3μmの膜厚で 形成し、この樹脂に対して所望のバターンに従って露光 し、アルカリ性の溶液によって処理した。これにより露 光された部分のみがアルカリ性の溶液によりエッチング 30 され、層間絶縁膜を貫通するコンタクトホール7a、7 bが形成された。このアルカリ現像によるパターンニン グにおいては、コンタクトホールのテーパ形状も良好で あった。このように層間絶縁膜18としてアクリル樹脂 を用いた場合には、スピン塗布法により数 μ m という膜 厚の薄膜を容易に形成することができること、パターン ニングにフォトレジストの塗布工程が不要になることな ど、生産性の面で利点がある。

【0029】続いて、分割画素電極19a、19bとな る透明導電膜を、たとえばスパッタ法によって形成して 40 パターンニングし、分割画素電極19a、19bを形成 した。このとき、分割画素電極19aは、層間絶縁膜1 8を貫くコンタクトホール7aを介してTFT2のドレ イン電極16bと接続されている、層間絶縁膜18の下 側に設けてある接続電極9の枝9Aの端部と接続され る。また、分割画素電極19bは、層間絶縁膜18を貫 くコンタクトホール7bを介してTFT2のドレイン電 極16bと接続されている、層間絶縁膜18の下側に設 けてある接続電極9の枝9Bの端部と接続される。

トリクス基板に対し、透明絶縁性基板上に対向電極、ブ ラックマトリクスやカラーフィルタ等を形成した対向基 板を貼り合わせ、両基板の空隙に液晶を注入した。これ により、本実施形態の液晶表示装置が作製される。

【0031】とのようにして作製された本実施形態の液 晶表示装置においては、ゲート信号線3やソース信号線 5を覆う層間絶縁膜18の上に分割画素電極19a、1 9 b が形成されている。また、その2つの分割画素電極 19 a、19 bからなる画素電極は、隣接する同様な構 10 成の画素電極と、ゲート信号線3やソース信号線5を挟 まない状態で配設されている。ととで、隣接する画素電 極間に短絡が生じると、短絡が生じた部分では各画素電 極に入力されたソース信号が混ざり合うため、両者の中 間電位となって表示上の欠陥が生じる。

【0032】この場合の欠陥修正方法について、以下に 説明する。

【0033】ソース信号線5に沿う方向に隣接する画素 電極間に短絡が生じているとき、例えば、図1のAの部 分で短絡が生じているときには、短絡した分割画素電極 19aに接続された、接続電極9の枝9Aを、例えばレ ーザー等を用いてA'部分で切断する。これにより、複 数のソース信号が混ざり合うのを防ぐことができる。ま た、このとき、短絡していない分割画素電極19bに接 続された、接続電極9の枝9Bはそのままにしておく。 これにより、図の上方の画素電極に接続されたTFTに かかる負荷は1.5画素分であり、従来の2画素分に比 べて軽減されるので、充電不足による表示の欠陥を防ぐ ことができる。

【0034】一方、図IのBの部分で短絡が生じている ときには、短絡している分割画素電極19bに接続され た、接続電極9の枝9BをB'部分で切断し、枝9Aを そのままにしておけばよい。

【0035】このようにソース信号線5に沿う方向で隣 接する画素電極間に短絡が生じた場合、両画素電極のう ちの一方の画素電極における短絡した分割画素電極とス イッチング素子のドレイン電極との接続する接続電極部 分を切断することにより、ソース信号が混ざり合うのを 防止することができる。特に、このようにして修正する ことは、ゲート信号線3毎に対応する画素の表示信号の 極性を反転させる駆動方法を用いた場合に有効である。 【0036】また、ゲート信号線3に沿う方向で隣接す る画素電極間に短絡が生じているとき、例えば、図1の Cの部分で短絡が生じているときには、短絡している分 割画素電極19bとTFT2のドレイン電極とを接続す る接続電極9の枝9Bを、B'部分で切断し、複数のソ ース信号が混ざり合うのを防ぐ。このとき、短絡してい ない分割画素電極19aとTFT2のドレイン電極とを 接続する接続電極9の枝9Aは残しておき、図の右側の 画素電極に接続されたTFTにかかる負荷を軽減する。

【0030】以上のようにして作製されたアクティブマ 50 また、図1のDの部分で短絡が生じているときには、短

絡している分割画素電極19aとTFT2のドレイン電 極とを接続する接続電極9の枝9Aを、A'部分で切断 すればよい。このようにゲート信号線3に沿う方向で隣 接する画素電極間に短絡が生じた場合、両画素電極のう ちの一方の画素電極における短絡している分割画素電極 とスイッチング素子のドレイン電極とを接続する接続電 極の該当する部分を切断することにより、ソース信号が 混ざり合うのを防止することができる。特に、このよう に修正することは、ソース信号線5毎に対応する画素の 表示信号の極性を反転させる駆動方法を用いた場合に有 10 路図である。 効である。

【0037】なお、本実施形態においては、接続電極を 2つの枝9Aと9Bとに分岐させて各分割画素電極19 a、19bとスイッチング素子のドレイン電極とを電気 的に接続させた例について説明したが、本発明はこれに 限らず、ドレイン電極と接続された、各々別体の接続電 極を複数設けて、その各々に各分割画素電極の各々を接 続させるようにしてもよい。

【0038】また、本実施形態においては、ゲート信号 線に沿う方向に分割画素電極19a、19bを配置した 20 4 蓄積容量配線 例について説明したが、ゲート信号線に沿う方向に分割 画素電極を配置した構成の場合にも本発明は適用可能で ある。また、本発明は、画素電極を3以上の分割画素電 極に分割するようにしても適用可能である。

[0039]

【発明の効果】以上詳述したように、本発明によれば、 隣接する画素電極間に短絡が生じた場合に、短絡してい る分割画素電極とスイッチング素子のドレイン電極とを 接続している接続電極の該当する部分を切断することに より、ソース信号が混ざり合うのを防いで表示上の欠陥 30 15 チャンネル保護層 を修正することができる。このとき、1つのスイッチン グ素子にかかる負荷を減らすことができるので、充電不 足による表示上の欠陥も防ぐことができる。

【0040】また、各画素を構成する分割画素電極同士 の間を覆うように蓄積容量配線を設けた構成とすると、 各画素を構成する分割画素電極同士の間からの光漏れを 遮光することが可能となり、画素電極を分割しても表示 に悪影響が生じない。

【図面の簡単な説明】

【図1】本発明に係る液晶表示装置を構成するアクティ ブマトリクス基板の平面構成を示す平面図である。

【図2】(A)は図1のE-E'線による断面構成を示 す断面図、(B)は図1のF-F'線による断面構成を 示す断面図である。

【図3】アクティブマトリクス基板の構成を示す等価回

【図4】従来の液晶表示装置を構成するアクティブマト リクス基板の平面構成を示す平面図である。

【図5】(A)は図4のC-C'線による断面構成を示 す断面図、(B)は図4のD-D'線による断面構成を 示す断面図である。

【符号の説明】

- 1 画素容量
- 2 TFT
- 3 ゲート信号線
- 5 ソース信号線
 - 7a、7b コンタクトホール
 - 9 a 透明導電膜
 - 9 接続電極
 - 9A、9B 枝
 - 11 透明絶縁性基板
 - 12 ゲート電極
 - 13 ゲート絶縁膜
 - 14 半導体層
- - 16a ソース電極
 - 16b ドレイン電極
 - 17a 金属層
 - 17b 金属層
 - 18 層間絶縁膜
 - 19a、19b 分割画素電極

